（12）发明专利申请
（21）申请号 CN97103043.X （22）申请日 1997.03.14
（71）申请人 联华电子股份有限公司
地址 台湾省新竹科学工业园区
（10）申请公布号 CN1193813A （43）申请公布日 1998.09.23
（72）发明人 孙世伟
（74）专利代理机构 柳沈知识产权律师事务所
代理人 杨梧
（51）Int.CI
H01L21/768; H01L21/28;
权利要求说明书 说明书 幅图
（54）发明名称
在半导体器件内制作内连线的方法
（57）摘要
一种在半导体元件内制作内连线的方法,
包含:在一半导体基底上,邻接着一第一绝缘层提供一导电层,该导电层与第一绝缘层具有共同平面的上表面;在导电层与第一绝缘层的上表面上沉积一蚀刻阻挡层,其与第一绝缘层不同;沉积一第二绝缘层,其与蚀刻阻挡层不同;蚀刻出一介质层通孔,以暴露出蚀刻阻挡层的一部分,被蚀刻的介质
层通孔至少局部地形成在导电层上方;去除通孔内的蚀刻阻挡层;以及在通孔内填充一导电材料。
法律状态
法律状态公告日
1997-11-19 1998-09-23 2000-08-23 2010-08-04
法律状态信息
实质审查请求的生效
公开 授权 专利权的终止
法律状态
实质审查请求的生效
公开 授权
专利权的终止
权利要求说明书
在半导体器件内制作内连线的方法的权利要求说明书内容是....请下载后查看
说明书
在半导体器件内制作内连线的方法的说明书内容是....请下载后查看
因篇幅问题不能全部显示，请点此查看更多更全内容