您的当前位置:首页数电复习试卷

数电复习试卷

2023-06-13 来源:乌哈旅游
徐州工程学院试卷

徐州工程学院试卷

— 学年第 学期 课程名称 数字电子技术 试卷类型 B 考试形式 闭卷 考试时间 100 分钟

命 题 人 年 月 日 使用班级 教研室主任 年 月 日 教学院长 年 月 日 姓 名 班 级 学 号

题号 总分 得分 一 20 二 20 三 15 四 15 五 30 六 七 八 总分 100 一、选择题(共 10 小题,每题 2 分,共计 20 分) 1. 下面四个选项中错误的是( )。

A. ABAB B. ABAB C. ABAB D. A+1=1 2. A+BC=( )。

A .A+B B.A+C C.(A+B)(A+C) D.B+C

3. 下图是由分立的半导体二极管以及电阻组成的一个门电路,它实现是哪一种门电路( )。

D1UAD2UBUYR0A. 与门 B. 或门 C. 非门 D. 同或门 4. 数据选择器的功能是( )。

A.将一路输入送至多路输出

B.将输入二进制代码转换为特定信息输出 C.从多路输入选择一路输出

VSS-10V

D.考虑低位进位的加法

5. 在下列逻辑电路中,不属于时序逻辑电路的是( )。

A.寄存器 B.脉冲发生器 C.数据选择器 D.计数器 6. 时序逻辑电路中一定含有( )。

A. 触发器 B. 组合逻辑电路 C. 计数器 D. 译码器 7. 凡是每来一个时钟脉冲就翻转一次的电路,都叫做( )。

A. JK型触发器 B. D型触发器 C. T型触发器 D.T’型触发器

《数字电子技术》试卷 第 1 页 共 4 页

徐州工程学院试卷

8. 要实现Qn1Qn,JK 触发器的J、K取值应为( )。

A. J=0,K=0 B. J=0,K=1 C. J=1,K=0 D. J=1,K=1 9. 一个五进制计数器与一个六进制计数器串联可得到( )进制计数器。 A.6 B.5 C.9 D.30

10. 由n个触发器构成的计数器,可得到的最大计数长度为( )。

A.n B.2n C.n2 D.2n 二、填空题(共 10 小题,每题 2 分,共计 20 分) 1. 十进制数(66)10转换为二进制数为_________,它的8421BCD码为________________。 2. 对于二进制译码器,如果输入变量的个数是n个,则输出变量的个数是 ;对于数据选择器,如果输入信号是2n个,则地址选择控制信号的个数是 。 3. 按照电路结构和工作特点不同,将触发器分为基本触发器、 和 触发器。 4. 在时钟脉冲操作下,根据输入信号T取值的不同,凡是具有 和 功能的电路,都称为T型时钟触发器。

5. 上升沿触发的D触发器,其次态仅取决于时钟信号CLK 沿到达时 的状态。

6. 同步RS触发器的特性方程为Qn+1= ;约束方程为 。 7. 时序逻辑电路按电路中触发器状态变化是否同步可分为: 和 时序电路。

8. 按照数的进制分,计数器可以分为 计数器、 计数器和N进制计数器。

9. 两片中规模集成电路10进制计数器串联后,最大计数容量为 。一片10进制计数器和一片6进制计数器串联后,最大计数容量为 。

10. 描述矩形脉冲波形的主要参数有 、 、脉冲宽度、上升时间、下降时间等。

三、证明、化简题(共 3 小题,每题 5 分,共计 15 分)

1. 用公式法将Y=(A+AB+ABC)(A+B+C)函数化简成为最简与或式。

2. 用卡诺图化简法将下式化简为最简与或函数式 YACDABDABDACD。 3. 用图形法将下列函数化简成为最简与或式: Y(A,B,C,D)=∑m(0,1,2,3,4,7,15)+ ∑d(8,9,10,11,12,13)(∑d为约束项之和)

4. 四、分析题(共 3 小题,每题 5 分,共计 15 分)

1. 组合逻辑电路如下图所示,试写出输出Y的表达式,并列出真值表。

《数字电子技术》试卷 第 2 页 共 4 页

徐州工程学院试卷

2. 在图中所示的CC4013 边沿D触发器中,已知CP、D、SD、RD的波形,试画出Q、

Q的波形。

3. 下图是施密特触发器,估算在下列条件下电路的UT+、UT-、UT: ①VCC=12伏、UCO端通过0.01F电容接地; ②VCC=12伏、UCO端接5伏电源。

+VCC+VDDR8472UO1UO25553UI651UCO

五、设计题(共 3 小题,每题 10 分,共计 30 分) 1. 用数据选择器74LS153(芯片的逻辑功能示意图如下图所示,是4选1的数据选择器)实现Ym(1,2,3,7)逻辑函数。

STA0A174LS153YD0D1D2D3

《数字电子技术》试卷 第 3 页 共 4 页

徐州工程学院试卷

2. 设计一个时序逻辑电路,实现如下图所示的状态图,要求使用JK触发器。

000/0001/0/0010011/0100/0101/1/Y排列:Q2Q1Q0nnn

3. 利用74LS163(芯片的逻辑功能示意图如下图所示)的同步置数功能实现一个十二进制计数器,画出连线图。(其中74LS163是十六进制计数器,它具有同步置数和同步清

零功能。)

CPCTCTTPD0D1D2D3Q074LS163Q1Q2Q3LDCRCO

《数字电子技术》试卷 第 4 页 共 4 页

因篇幅问题不能全部显示,请点此查看更多更全内容