数字电子技术复习题(本科)

一、 简答题：

1、 简述组合电路和时序电路各自的特点是什么？

答：组合电路的特点：任何时刻电路的稳定输出，仅取决于该时刻各个输入变量的取值，组合电路是由门电路组合而成，没有输出到输入的反馈连接，也不含记忆性的元件；

时序电路的特点：在数字电路中，但凡任何时刻到来的稳态输出，不仅和该时刻的输入信号有关，还取决于电路原来的状态者，都叫做时序电路；时序电路中一定含有可存储电路状态的触发器； 2、 举例说明三态门的特点？

答：三态门是由普通门电路加上使能控制信号构成的，它的输出端除了有高、低电平两种逻辑状态以外，还有高阻状态。这样，三态门可以有更多的应用，如：可做多路开关、可用于信号的双向传输、构成数据总线等。

3、CMOS门电路与TTL门电路相比有些什么优点？请列举出三点？ 答：CMOS门电路与TTL门电路比较的优势有：

功耗低、电源电压范围宽、抗干扰能力强、输入电阻高、扇出能力强等。 4、简述触发器的基本性质？

答：(1) 具有两个稳定的状态，分别用二进制数码的“1”和“0”表示；

(2) 由一个稳态到另一稳态，必须有外界信号的触发。否则它将长期稳定在某个

状态，即长期保持所记忆的信息；

(3) 具有两个输出端：原码输出Q和反码输出Q。一般用Q的状态说明触发器的

状态。如外界信号使Q=Q， 则破坏了触发器的状态，这种情况在实际运用中是不允许出现的。

5、 什么是竞争冒险，消除它的基本方法有哪些？〔至少列举3种方法〕

答：在组合电路中，当输入信号改变状态时，输出端有可能出现虚假信号——过渡干扰脉冲的现象，叫做竞争冒险；消除竞争冒险的基本方法有四种：引入封锁脉冲、引入选通脉冲、接入滤波电容、修改逻辑设计增加冗余项。

二、判断题

1、TTL与非门电路不用的输入管脚悬空时相当于接地； 〔 〕 2、一个触发器就是一个最简单的时序逻辑电路； 〔 〕 3、组合逻辑电路的特点是无论任何时候，输出信号都不仅取决于当时电路的输入信号，还取决于电路原来的状态； 〔 〕

4、一般来说TTL集成门的输入电阻比CMOS门电路的输入电阻大很多； 〔 〕

1

5、计数器的模和容量都是指的计数器所用的有效状态的数量； 〔 〕 6、三态门的特点是输出端除了有一般门电路的高低电平状态外，还可以有高阻状态； 〔 〕

7、从理论上讲，可以用数据选择器实现任何组合逻辑电路； 〔 〕 8、同步时序电路和异步时序电路的根本区别是它们的输入信号不同；〔 〕

判断题答案：

1. 错，2. 对，3. 错，4.错，5. 对，6. 对，7. 对，8. 错；

三、 计算题：

1、 写出F1、F2和F3的最简与或表达式。

CDAB0001111000000001111111011001ABC

&11101&1F2F1

F3(AABABC)(ABC)

F4ABABDACBCD

1、答案：F1ABBCAD；

F2A(BC)BCABCABCBCC(ABB)B(ACC)ACBCABF3A(ABC)AABAC A

2

F4ABABDACBCDAB(1D)ACBCDABACBCDABAC2、 写出以下表达式的最简与或式 1〕F1(AB)(AB)2〕F2

AB；

ABCDDB

3〕F3(A,B,C,D)m(1,3,4,5,7,11,12,15)

4〕F4(A,B,C,D)m(0,1,3,5,8,9)，约束条件：AB+AC=0

ABCD00011110000110011101001000111110F5

5〕

1S1S2S374138Y0Y1Y2Y3&FY4Y5Y6Y7题 5ABCA2A1A0

，约束条件：AB+AC=0

F6(A,B,C,D)6〕

ACDBDBC2、解：

3

F1(AB)(AB)ABA(ABAB)B(ABAB)AB1〕

ABABABABF2ABCDDB；

2〕ABCDDB

ABD

3〕F3(A,B,C)m(0,2,4,6,)

F3(A,B,C)m(0,2,4,6,)C

BCA001101110000101101

F4(A,B,C,D)m(1,3,4,5,7,11,12,15)4〕

BCDCDAD

CDAB00011110000110011101001110001110F45〕

4

1S1S2S374138Y0Y1Y2Y3&FY4Y5Y6Y7题 5ABCA2A1A0

F5Y0Y2Y5Y7m0m2m5m7m0m2m5m7ACACF6(A,B,C,D)6〕

ABCD0001111000011001110100100011

ACDBDBC，约束条件：AB+AC=0

1110

F6

Y6BCABCABD

教材例题：

P53，例22—例25

四、画波形：假设起始状态都是“0”，画出以下各图中最后输出Q的波形，CP的波形如下图：

5

CPFF0DQC1QQ0FF0CPJC1KQQQ

(a) (b)

解：a)、b)两图中的触发器都是CP的上升沿触发，所以Q的波形为：

1CPQ0 FF0CPJC1KQQQ1

(c)

解：电路〔c〕图中的触发器是CP的下降沿触发，所以Q的波形为：Q的波形为：

CPQ0 FF0CPJC1KQQFF1JC1KQQQ11

〔d〕

解：电路〔d〕为一个CP上升沿触发的二四分频电路，其中Q的波形为：

CPQ0Q1 6

1CPFF0JC1KQQFF1JC1KQQQ1

〔e〕

解：电路〔e)Q的波形为：

CPQ0Q1

FF0ACPBJC1KQQQACPFF0DQC1QQ0

(f) (g)

CPAB 解：电路〔f)中Q的波形为：

CPA(J)B(K)Q0 电路〔g)中Q的波形为：

7

CPA(D)Q0

五、分析题：

1、下面电路的逻辑功能，要求：写出时钟方程、驱动方程、状态方程，画出状态转换图；

解：时钟方程：CP0CP1CP2CP

nn驱动方程：D0Q2,D1Q0,D2Q1n

n1nnn1状态方程：Q0Q2,Q1n1Q0,Q2Q1n

画出状态转换表：

nnnQ2Q1Q0n1n1n1Q2Q1Q0000001010011100101110111001011101111000010100110

状态转换图：

8

nnnQ2Q1Q0000001011111110100010101

2、 试分析下面电路的逻辑功能，要求：写出表达式，列出真值表，说明逻辑功能。

ABC&1&1F5

解：由电路可写出表达式：

F1C(AB)ABABCABCABA(BCB)B(ACA)ACBCAB可得真值表：

ABC000001010011100101110111Y00010111

上述电路在ABC三个变量中的2个以上为1时，输出为1，其余全为0。

9

可作为一个三人表决电路。

3、 分析下面电路的逻辑功能，画出状态转换图；

Q0Q1Q2Q31CPCTTCTP74LS161CO&LDCR1D0D1D2解：由于74LS161是异步清零，

D3

nnnn由电路可得其归零逻辑为：Q3Q2Q1Q0所以有：SN1010，

则：N=10 即此电路为十进制加法计数器。

其状态转换图：

nnnQ3nQ2Q1Q00000100100011000001000110111010001010110

4、 分析下面电路的逻辑功能，画出状态转换图；

Q0Q1Q2Q31CPCTTCTP74LS161COCR&1LDD0D1D2D3

nn4、解：由于其归零逻辑为：Q3Q2Q1nQ0n，

而74LS161是同步置数，所以其

10

SN11001，N=10

即，此电路为一个10进制加法计数器。 其状态转换图：

nnnQ3nQ2Q1Q00000100100011000001001110011011001000101

5、分析下面电路的逻辑功能

ABC11&1Y11Y2

Y1ABC解：Y2AB(AB)CAB(ABAB)C

ABABCABCABBCACY1和Y2的真值表如下：

ABC000001010011100101110111Y1Y20110100100010111 由真值表可知，这是一个全加器，Y1是和， Y2是进位

教材例题： P150，例8 P154，例9

11

六、 设计题：

1、 用一片74LS138和必要的门电路设计一个三输入表决电路。 解：根据三人表决过程可得真值表：

ABC000001010011100101110111Y00010111

YABCABCABCABC函数表达式为：m3m5m6m7

m3m5m6m7用一片74LS138实现上述函数的表达式：

FY3Y5Y6Y7

可画出连线图：

1S1S2S374138Y0Y1Y2Y3&Y4Y5Y6Y7FABCA2A1A0

2、 选用适当的数据选择器和反相器实现函数F(A,B,C)= ∑(3,5,6,7)，并画出连线图。 解：

Y2(A,B,C)m(3,5,6,7)ABCABCABCABCAB0ABCABCAB1

12

比照4选1数据选择器的表达式：

FA1A0D0A1A0D1A1A0D2A1A0D3

有：A1A,A0B,D00,D1D2C,D31 可画出连线图：

Y1F4选1D0D1D2D3ABA1A0

3. 用JK触发器设计一个三分频电路，并画出其逻辑图。 解：根据题意选择电路的状态为：

C1S0

S1S2

n 设：编码为：Q1nQ0

000110

选择2个上升沿触发的JK触发器，并采用同步方案。 时钟方程为：CP0CP1CP 电路次态卡诺图：

Q0nQ1n00100110xx01

n1次态Q1n1Q0的卡诺图

可将它分解为2个卡诺图，从而求得次态方程：

nnnQ1n1Q0Q0Q1nQ0Q1nn1nnnQ0Q1nQ0Q1nQ01Q0

比照JK触发器的特性方程：Qn1JQnKQn

13

可得驱动方程：

J0Q1n,K01J1Q,K1Qn0n0

逻辑电路图如下：

FF0JQQFF1JC1KQQ1CPC1K

4、用下降沿触发的JK触发器，设计一个同步二、四分频电路。 解：选择2个下降沿触发的JK触发器，并采用同步方案。 时钟方程为：CP0CP1CP 电路次态卡诺图：

Q0nQ1n001111100001

n1次态Q1n1Q0的卡诺图 (4分)

可将它分解为2个卡诺图，从而求得次态方程：

nnnnnQ1n1Q1nQ0Q1nQ0Q0Q1nQ0Q1Qn10Q1Q1Qn0n0n0

比照JK触发器的特性方程：Qn1JQnKQn 可得驱动方程：

J0K01J1K1Qn0 〔4分〕

逻辑电路图如下：

14

FF0JC1KQQFF1JQ1CPC1QK

时序图：略。 (4分)

5、 已知74LS161为带异步清零、同步置数的4位二进制同步加法计数器。用74LS161设

计一个十二进制的计数器，画出其逻辑电路图； 解：

假设用74LS161的异步清零端实现，则要设计十二进制加法计数器，应该用S121100nnnn求得其归零逻辑为：Q3所以其逻辑图1为： 〔6分〕 Q2Q1Q0Q0Q1Q2Q31CPCTTCTP74LS161CO&LDCR1D0D1D2D3〔4分〕

或者，用74LS161的同步置数端实现，则要设计十二进制加法计数器。应该用

nnnnS111011求得其归零逻辑为：Q3Q2Q1Q0所以其逻辑图2为： 〔6分〕

Q0Q1Q2Q31CPCTTCTP74LS161COCR&1LDD0D1D2D3〔4分〕

6、 首先用门电路设计一个全加器电路，然后再用译码器和与非门实现，并画出逻辑

电路图；

解：根据题意，要实现全加器功能，所以其输入变量应含有两个相加位Ai，Bi和低位

15

来的进位Ci-1。其输出应含有位的相加结果Si与本次相加是否向高位的进位Ci。 由此，画出输入输出关系如以下图：

AiBiCi-1其真值表：

输入Ai00001111Bi00110011Si全加器Ci

输出Ci-101010101Si01101001Ci00010111

〔2〕写出逻辑表达式。

SiAiBCii1AiBiCi1AiBiCi1AiBiCi1m1m2m4m7m1m2m4m7CiAiBiCi1AiBCii1AiBiiCi1AiBiCi1m3m5m6m7m3m5m6m7&

1SiS1S2S374138Y0Y1Y2Y3&Y4Y5Y6Y7CiABCA2A1A0

16