基于FPGA的便携式多路高精度采集系统设计

混叠滤波等功能，设计了 一种以FPGA作为核心控制单元的便携式多路高精度前置釆集系统。待测信号先由信号调理和

采样模块采集，最后通过总线将采集数据实时传送至主控板卡分析

滤波模块处理，以提升信号质量，然后经过0.1 %,53-59.处理，实现多路信号同步高精度采集。测试结果表明，该系统性能稳定，在干扰较大的环境下，小信号采集幅度精度达

无杂散动态范围达关键词：中图分类号60 dBcoFPGA；：TN911.71 ；TP274+.2

ADCSPI系统采用便携化设计，体积小，成本低，扩展性强，具有很好的应用价值。文献标识码：便携式；多路采集；高精度；抗干扰.A DOI: 10.16157/j.issn.0258-7998.190601中文引用格式：王威，卢翔宇，张秋云，等.基于FPGA的便携式多路高精度采集系统设计[J].电子技术应用,2019,45(9)：

英文弓I 用格式： Wang Wei, Lu Xiangyu , Zhang Qiuyun , et al. Design of portable multi - channel high precision acquisition system

based on FPGA[J]. Application of Electronic Technique , 2019,45(9) ： 53-59.Design of portable multi-channel high precision acquisition system based on FPGA

Wang Wei1, Lu Xiangyu2, Zhang Qiuyun1, Yu Hengsong3(1. School of Information Engineering , Southwest University of Science and Technology , Mianyang 621000 , China ；2. Key Laboratory of Aerodynamic Noise Control, China Aerodynamic Research and Development Center , Mianyang 621000 , China ； 3.School of National Defense of Science and Technology , Southwest University of Science and Technology , Mianyang 621000 , China)Abstract: In order to meet the high-speed, parallel and high-precision data acquisition of the multi - point sensitive pressure sensor

signals on the surface of the rotor blade, and with the functions of program-controlled gain amplification and anti-aliasing filtering,

a portable multi-channel high precision front-end acquisition system with FPGA as the core control unit is designed. The measured signals are processed by signal conditioning and filtering module to improve the quality, and then collected by ADC sampling module, and finally the acquired data are transmitted to the main control board for analysis and processing through SPI bus in real time, achieving synchronous and high-precision acquisition of multi-channel signals. The test results show that the system has stable per­formance ,in small signal acquisition under large interference environment, the amplitude accuracy can attain 0.1%, the spurious- free dynamic range can reach up 60 dBc. The system utilizes a portable design, small size, low cost, strong scalability, and has a good application value.Key words : FPGA ； portable ； multichannel acquisition ； high - precision ； anti - interferenceo引言随着电子信息技术的飞速发展，数据采集系统愈来 愈广泛地应用于工业控制、测量、通信和军事等领域\"21。 怎样在体积受限、能耗受限、干扰大的环境中设计一个

耗和滑环的影响，信号质量受损严重，为此提出了一种在 旋翼中轴顶端设计一个前置采集装置，工作时和桨叶一

起旋转，将待测信号直接在前端进行调理和采集的系统。

因此要求该系统的体积小、重量低、散热好、便于携带与 安装、结构稳固，并能在高速旋转环境中，完成对多路待

拥有多通道、高精度、海量数据采集能力的系统，仍具有 一定的研究价值—1。本文以采集旋翼桨叶表面贴装的 多路灵敏气压传感器信号为背景，应用场景简化示意如

测信号的高精度采集。常见的高精度采集设备体积大、价

图所示。若将传感器信号直接引到下端采集，因线长损 *基金项目：西南科技大学研究生创新基金（18ycxl24）1格昂贵且结构复杂不便携难以应用于上述环境。等逻辑可编程器件在数据采集领域中具有重

要地位，与单片机、FPGADSPASIC和芯片相比，FPGA具有开 53发周期短、风险小、升级空间大、可并发执行和灵活可重《电子技术应用》2019年第45卷第9期测控技市与仪器仪表Measurement Control Technology and Instruments系统工作时处于高速旋转状态，并通过滑环供电，提

供稳定的供电网络是本系统的设计重点叩。鉴于待测信

号微弱、灵敏且应用环境干扰大，设计信号调理模块和滤

波选通模块，以提高待测信号的信噪比(Signal-Noise Ratio,

SNR)、无杂散动态范围(Spurious-free Dynamic Range,SFDR)X

共模抑制比(Common Mode Rejection Ratio , CMRR)等性能

指标，是实现高精度采集的关键何。通过ADC采集模块 实现多路并行采样，由FPGA控制模块通过SPI总线实时 上传采集数据，交由主控板卡实现对多个采集卡系统的 控制与数据存储，并组合数据发送至PC端。最后通过

上位机对数据进行分析、处理和显示。2系统硬件方案设计构等优势问。针对上述问题，本文以FPGA作为核心控制 单元，设计了一种便携式多路高精度采集系统，包含两

2.1电源管理模块为实现稳定的供电网络，电源管理模块设计中，数字 电源选用高效率DC/DC电源芯片，模拟电源选用TI高

级程控放大、可选低通滤波、多路AD采集、实时数据传 输等功能，为采集领域中对体积、能耗、采集精度、抗干

精度低噪声LDO TPS7A4700和TPS7A3301等芯片，外部 采用±15 V/10 A稳压电源提供电能，为系统提供了±12 V、

±5V、3.3 V和1.2V的稳定工作电压。同时为保证电源

扰能力要求髙的应用场景提供了一种低成本、易实现的

解决方案。1系统总体设计本系统总体设计框图如图2所示，以FPGA为核心

质量，电路设计中将电源所有器件放置于PCB版同一层，

走线尽可能短，使用低 ESR(Equivalent Series Resistance),

控制单元，包含电源管理模块、信号处理模块、滤波选通

高品质的电感电容元件。其中，为FPGA提供电源的

TPS75003芯片电路如图3所示。2.2信号调理模块模块和ADC采集模块。FPGA核心控制模块不仅完成对 前端各个模块的协调运行与逻辑控制，还采用SPI总线 协议与主控板卡通信，实现命令交互和多路采集数据的

气压传感器信号灵敏且微弱，为提升信号的采集精度 和抗干扰能力，设计选用高精度程控仪用放大器AD8250实时上传。图2系统总体设计框图54欢迎网上投稿www.ChinaAET.com

《电子技术应用》2019年 第45卷 第9期Measurement Control Tech nology and Instrume nts和数AD8253 ,(1x1-10x100图3开关电源TPS75003芯片电路图

OAVCCJ2 VOWCCJ2 v构成两级放大，提供多种组合的增益放大倍

倍)，实现抑制噪声、提高信噪比、降低传

输损耗的功能。该放大器的主要特性如表所示。经过测试分析放大:此本系统单路信号程控增益放大电路设计如图所示，

放大器级联，并给出现增益的程控配置。,AD8250AD8253A0AlWR、1抑噪能力更强，适合做前级

4Ch1 J+&°b,U7AD82S0ARMZAD8253ARMZCH1_LPF825a_PGA增益范围广，作为二级放大，性能最优。因

和端口连接4FPGA,40¥实

表1 AD8250和AD8253的主要特性表型号增益范围误差/%温漂/(ppm/P)CMRR/dB98噪声电压(1 kHz)/(nV/VHz)2710.030.04▽AVCC.-12V6AVCC_-12VAD825025100.040.041010411011021181AD82530.030.040.040.04100312045图4单路信号程控增益放大电路图101001 00012012012 ，2.4 ADC采集模块112.310•用Linear为实现高速、多路并行、高精度信号采集，设计中选

滤波选通模块高性能

该芯片是一款据吞吐率达TIOPA2227±0.1»V/t,134 dB,140 dB ,7.5 kO133 m620 pF,62 pF25 kHz5ADG1634BCPZFPGA通滤波器，实现对高频噪声的滤除。选用运算放大器，其温度漂移为共模抑制比为益为为提高信号的采样质量，设计二阶有源巴特沃斯低

开环增

、

口。为保证部采用高性能芯片结合高精度电阻和电容，实现截止频率为

的低通滤波器，电路设计如图所示。为实现滤

供电隔离。采集电路设计如图所示。2.5 FPGA控制模块为减小体积和能耗，选择基于波可选的功能，采用选通芯片，并通过

的控制实现通道选择。系列的A/DLTC2358-18, 188ADC,200 KS/s/CMOSLVDSAD2ppm/t0.025% LTC6655X7RADADC6XilinxSpartan-3AN

XC3S400AN-4FTG256IFPGA公司推岀的逐次逼近型芯片位、低噪声、通道同步采样的通道，提供和数

两种接

转换精度，设计中选用、±提供转换参考。同时，电路设计全

高品质电容，并将芯片的供电与数字层

公司这款芯片，其内置55《电子技术应用》2019年第45卷第9期Measurement Control Tech nology and InstrumentsU6*

9>0「0

CM13©

/w

IK10ruC27 =47 pFINO- INO+ GND05)VCCVEEGND(18) REFIN GND(20) REFBUFPD ______LVDS/CMOS CNVAVCC_5VGND(8) SHOW VOUTF VIN VOUTS GND(3)GND(5) GND(4)LTC6655BHMS8-2 048Vor RFL NrLl^zlcl2lalala/JIJ)32

lg -c

052.OQN§00

/£ 和 LL

9I口忌la22la33接矗1aias

「「^la»8|Q0唱4567

Lfc2358—scko

TOOOT

48

IN 7+ 4/IN7- 4bGND(46) \"75VEE(45)

GN 0(44) 43VDD(43) 42VDD(42)

GND(41) 4UVDDLBYP 39话 38

8BUSY 37 D

SDIW

LTC2358-CH6C24—i一Avnc .17 v0 1 uFl_____-1zi ZCISlTc2358 BuStpF10 pF ,>oyosHOMOSsosroyosSDI90CJS3C3Ssosrlxos5S

SLYC2358「sa03LYC2358JDOO

'1」

ODVCC 3V3Flash,图6 ADC采集电路设计图自带上电加载配置功能，无需外部存储电路，且价

格低，芯片尺寸资源，满足本系统设计需求。为进一步缩减体积空间，硬 件电路设计将单独布板，将其余模块设计到同样

大小的另一块印制板中，并通过对插的形式连接整个采 集系统，减小布线难度，增大散热面积。17 mmxl7 mm,FPGA具有较丰富的内部逻辑

FPGA(Verilog HDL)ChipScope件描述语言3.1 AD采集控制3系统FPGA程序设计与实现程序设计采用集成开发套件实现，利用在线逻辑分析软件

验证逻辑设计的正确性。设计包括时钟管理、命令配置、控制子模块。以下简要介绍ADADFPGAISE14.7和硬

控制模块顶层

采集控制和数据传输

采集控制和数据传输控

制子模块的程序设计与实现。7CMOS(SCKI)(SCKO)8LTC2358ChipScope8SDO3 B18 bitAD“0x8D86FFh ”AD 图所示。在时钟输入接口模式中，串行数据总线由串行

、串行数据输入和个串行数据输岀(SDI)(SDO0-SDO7)FPGA。拉髙、串行时钟输出

与

在每个规定好的数据事务处理窗口期内进行

对实际的采样时序波形进行捕获，

数据交互。使用得到信号抓取结果如图所示。号以启动采集转换，通过检测换是否完成，在配置信息，低端口获取个通道的采集数据。每

(即个通道的数据采集量为为采样值)，为减少用过多资源，图中只显示了通道，对应 采样值为 设计采样频率为道同步采集速度达到了方便与200 kHz,828.8 Mb/s(8xl8 bit x 200 kHz/s),FPGACOMS进行通信，选择传递函数计算得实际电压值为采集控制的正确性。FPGACONVSTBUSY824 bit：6 bitChipScope4“0xl86FFh ”ADC +3.818 321 V,AD

信

信号下降沿判断转 高为自定义

占

的采集数据，其值为

，通过 验证了 进行高速采样，此时通

为

接口，其时序如

3.2数据传输控制系统每采集完一次，需及时将采集数据上传至主控

《电子技术应用》2019年第45卷第9期56

欢.迎.网上投稿 www. ChinaAET.com测控技市与仪器仪表cs=po=oSAMPLE N

BUSY 卜…—CONVERT-

Measurement Control Technology and InstrumentsSAMPLE N* 1-------------------- —ACQUIRE.......................... .................................f/~sc，_________________/WS八A/WWWWCWSM/WA______

SDI1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24DONTCARESoftSpan CONFIGURATION WORD FOR CONVERSION N* 1SCKOSDOODONT CARE

CONVERSION RESULTCHANNEL 0 CONVERSION NC2 C1 COCHANNEL ID SoftSpan CONOSION RESULTCHANNEL 1CONVERSION NSDO7DONT CAREC2 C1 COCONVERSION RESULTCHANNEL 7CONVERSION NSoftSpanCONOSIONRESUTCHANNEL 0CONVERSION N图7 CMOS接口时序图題 Waveform - DEV:0 MyDeviceO (XC3S400AN) UNIT:0 MytLAO (ILA)Bus/Signal/CTG-ICQ-IBST/COIVSIX01110400 405 410 415 420 425 430 435 440 445 450 455 460 46*470 475 480 485 490 495,,,i . . . I . . . . . . , I . . . . I . . . I . . . I . , . . I . . . I . . . I . . . . I . . . . I . . . I . . . R . . 1 . . . 1 . . . 1 . . . 1 . . . . 1 . . . 1 ..O»_IHST/WST*/CTG_01|/CTGJ«JBSI/SCn/CFG_ACG_DIST/SI>I0480w84

g /CrG_4CQ_IIST/S>0X 3F X 81 X89X XC9X C1 X_X_X_X_XXX_XXX_X_X_XX尢X

ultuu irLnjinnjuLnjiHrumjiiuuuuiJiJ,n_n_n_rL_rL_TL_n_n_49 IC/CTG_ACQ_nSI/S»0_l00011/aG_ACQ_HSI/SM)_2CQ_DST/SD0_3*/CfG_111/CfGJ£Q_U5T/SB0_4/CJGJ£Q_IBST/SM)_5/CTGJ£Q_IKT/SB0_6£Q_IBST/SDO_-*/CTG_1001001/CTG_ACQ_MSI/SD0_80_______i■—i________________n_nrL_..... —… i_______________n_n_rL_______ii__run___ru........

_______i~~i_____________n_nrL_.................i........... rLn_n_~1 .1 U LT~L_n_—L1

u u||*■ /■■1/ck4_b控板卡之间的SPI总线通信信号说明如表所示。2表2 SPI总线通信信号说明表信号名本系统主控板卡

FPGAInputOutputOutput接口信号说明用于表示数据采集完成，低有效用于本系统采集片选，低有效DSCSOutputInputInputOutputSCLKMISO[3：0]串行时钟，频率为25 MHz用于采集数据回传，位宽4bitInputMOSI图所示，由图结果可知，在采样间隔间隔)期间，系统通过9使用ChipScopeOutputInput用于命令信息下发，位宽1 bit5522A(10 mV~33 V)/(10 Hz-500 kHz),±(1.7xl0\"~l.3x10-2)LabVIEW 10(-5 V~5 V)43 182 mV,63.64 mV,31.82 mV J5.91 mV)5 (/=50 Hz J kHz10 kHz15 kHz. 20 kHz),G = 150100200AD能校准仪作为高精度参考信号源，其交流电压

最大允许误差

测量范围。上位机软件基于 开发，

按照标准指标测规范，实现对采集数据的性能分析，软 件测试界面如图所示。为分析系统在整个采集区间的性能，以

和 个

正弦信号为测试对象，设置个挡位(其交流信号有效 、值齐碣=频率挡位、并通

过上位机命令配置相应的增益(依次对应倍)进行放大，使进入样量程，提高采样转换率。、、、

芯片的电压值接近最大采

捕获系统传输采集数据时序波形如

(CONVST ±SPIMISO[3:0]总线升沿

实时地将采集

图11采集系统在静态时不同增益下的指标对比曲线如 所示，其中图数据传输至主控板卡。4系统测试及数据分析为测试系统的各项指标，使用散动态范围益倍数《电子技术应用》2019年第FLUKE459GSFDRl(a)~(c)依次表示幅度精度、共模抑制比CMRR与信号频率/、增

之间的关系。从图中可知，该系统对公司的多功

围内的交流信号均能达到很高的性能指标，在增益GA20 kHzG=20057、无杂

范

、卷第期

Measurement Control Tech nology and Instruments翻 Wavetorm. OEVX) My0e»ce4 (XC3S400AMI UNITS MyllAO (ILA)Bus/Signal

/CFG_ACQ_nET/COHVSI/CFG_ACQ_IEI/BVSTi /CJG_CQ_IBST/SCXI*:/CFG_ACQ_MST/SDI；o- /CFG_MC«_I1ST/S>OA /&4c_iut/ck4_b・ff«r_r/CS.IBUF/BS.OBIff/SCLXBWGo /BISO_/■OSI.IBlff图9传输采集数据时序波形抓取图0.1 -------—滑环靜止6=2000.08 - ―G—滑环旋转0 04 -------------------------------------'------------------~------------------

ci06

0 5 10 15 20//kHz^=15.91 mVGA W 0.09%SFDR M 72 dBcCMRR M 90 dB1 024 r/m)12(G = 200,^=15.91 mV)GASFDR时，各项指标达到最低水平，且总体指标

、、图10上位机测试波形界面图满足：。结合实际工作环境，将采集系统和滑环一起旋转

(转速进行测试，图下的和给出了最大增益测试结果。由图结

果可知，采用滑环供电时，各项测试指标均有所降低；且

滑环旋转时会进一步影响指标，但指标下降较小，说明本 系统设计具备一定的抗干扰能力；系统在高速旋转状态 下仍具有、GAW0.1%SFDRM60dBc(b)SFDR随频率/变化曲线图12滑环旋转与静止时的测试结果对比曲线的良好性能指标。5结论本文设计并实现了一种便携式多路高精度数据采 集系统，该系统具备程控增益放大、低通滤波等功能，能

60dBc扰较大的环境中，仍具有幅度精度高于空间小、便于携带和安装，基于0.1%SFDR、大于

等良好的性能指标。釆用便携化设计，系统体积

FPGA的模块化设计，可

对多路交直流信号进行高速并行采集。在高速旋转等干0.扩展性强，性能稳定，易于维护，具有很好的应用价值。)858 欢迎网上投稿www.ChinaAET.com660.06040.020I2090 05

//kHz//kHz10 //kHz15 20(a)幅度精度GA随频率/变化曲线(b)无杂散动态范围SFDR随频率/变化曲线图11不同增益下的指标对比曲线(c)共模抑制比CMRR随频率/变化曲线《电子技术应用》2019年第45卷第9期测控技Tfi与仪器仪表 MeasurementControl Tech nology and Instruments参考文献[1 ] BAO S, YAN H , CHI Q, et al. A FPGA-based reconfigurable

data acquisition system for industrial sensors [J]. IEEE Transactions on Industrial Informatics , 2016PP(99): 1.[2] 张子明，李乔杨，周勇军，等.一种便携式多通道ARINC429

式信号采集系统设计[J]・电子技术应用,2018,44(9)：

88-92.[8] 杨海钢，孙嘉斌，王慰.FPGA器件设计技术发展综述[J].

电子与信息学报，2010,32(3) :714-727.[9] 王岩，张玲，邢朝洋，等•基于FPGA的高精度硅微谐振

总线信号检测装置的研制[J].测控技术,2018,37(4)：

106-111.加速度计数据采集与参数补偿系统设计与实现[J].中国 惯性技术学报，2015(3): 394-398.[10] 谢桂辉，郑旭初，赵天明，等•基于FPGA的便携式正交

[3] KHEDKAR A A , KHADE R H.High speed FPGA-based

data acquisition system[J]. Microprocessors and Microsystems , 2016,49:87-94.锁相放大器研制[J].电子技术应用,2018,44(10):84-

88,93.[4] 张根苗，李斌，王群，等.基于FPGA的高精度数字程控直 (收稿日期:2019-05-22)

流变换器设计[J]•电子技术应用，2017,43(11):139-142,

146.[5] 李尚斌，林永峰，樊枫.倾转旋翼气动特性风洞试验与数

作者简介:王威(1993-),男，硕士研究生，主要研究方向：信号采 集、网络信息处理。卢翔宇(1980-),男，硕士，高级工程师，主要研究方向：

值模拟研究[J]•工程力学，2018,35(6):249-256.[6] 钱军.便携式数据采集器的数据传输控制系统设计[J].

计算机测量与控制，2018,26(11):118-122.[7] 周浩，王浩全，任时磊.基于FPGA和NAND Hash的便携

低速风洞测量与控制。张秋云(1988-),男，博士研究生，讲师，主要研究方向： 嵌入式系统、网络通信与安全。(上接第52页)[9] 马秀荣，白红蕊，白媛，等.一种抑制电源分配网络并联

[18] CARRIO F , GONZALEZ V , SANCHIS E,et al. A capacitor

selector tool for on-board PDN designs in multigigabit applications [ C ]. 2011 IEEE International Symposium on Electromagenetic Compatibility(EMC).IEEE ,2011 :367-372.谐振的方法[J]・电子技术应用,2012,38(8):59-62.[10] 郭广阔，黄春跃，吴松，等.基于HFSS的埋入式电容串

扰分析[J]•电子元件与材料,2014,33(4):60 - 63.[11] SWAMINATHAN M , KIM J , NOVAK I,et al. Power distri­

[19] Wang Lixin , Zhang Yuxia , Zhang Gang. Power integrity

analysis for high-speed PCB[C].2O1O First International

bution networks for system - on - package: status and chal­lenges [J]. IEEE Transactions on Advanced Packaging , 2004 , 27(2):286-300.Conference on Pervasive Computing, Signal Processing and

Applications , 2010 :414-418.[20] DREWNIAK J.Power integrity concepts for high-speed

design on multi-layer PCBs[C].2O17 IEEE International

[12] WANG C , MAO J , SELLI G , et al. An efficient approach

for power delivery network design with closed-form expressions for parasitic interconnect inductances [J]. IEEE Transactions on Advanced Packaging, 2006,29(2): 320-334.Symposium on Electromagnetic Compatibility & Signal/ Power Integrity(EMCSI), 2017 : 1 -41.[21] 李晋文，曹跃胜，胡军，等.基于动态目标阻抗的DDR3

[13] SWAMINATHAN M , ENGIN A E.Power integrity modeling

and design for semiconductors and systems [ M ]. Englewood Cliffs , NJ , USA : Prentice-Hall, 2007.电源完整性仿真[J].计算机工程与科学,2014,36(3)：

399-403.[22] SHEN W,TANG W M,WANG Y.Analysis of power integrity

[14] CHANDANA M , MERVIN J , SELVAKUMAR D.Power

integrity analysis for high performance design[C].2015

for high-speed PCB[J].Modem Electronic Technology , 2009(24):213-218.International Conference on Control, Electronics, Renewable Energy and Communications(ICCEREC), 2015 : 48-53.[23] He Yan , Liang Changhong , Liu Qinghuo. Novel array EBG

sructure for ultrawideband simulataneous switching noise supression [J ]. IEEE Antennas and Wireless Propagation

[15] Lu Hongmin,Guo Yanlin , Wei Jing,et al.New ultrawideband

electromagnetic bandgap structure used for simultaneous switching noise suppression [J ]. Journal of Beijing University

Letters , 2011 , 10 :588-591.[24] 王晓.高速芯片电源/地线网的信号完整性分析[D].上海：

of Posts and Telecommunications , 2012,35(4): 15-18.[16] WU T L, CHUANG H H , WANG T K.Overview of power

integrity solutions on package and PCB : ecoupling and EBG Isolation [J]. IEEE Transactions on Electromagnetic

上海交通大学，2007.___________________________ (收稿日期:2019-02-19)

作者简介：孟祥胜(1994-),男，本科，主要研究方向：电子工程。 车凯(1989-),通信作者，男，硕士，主要研究方向：机器 视觉，E - mail: kaicheyc@ 126. com。Compatibility , 2010,52(2): 346-356.[17] 马秀荣，孔德升，吴健.去耦电容特性阻抗反谐振点的

分析与应用[J].电子技术应用,2013,39(9):61-62,69.栗晓锋(1998-),男，本科，主要研究方向：电子工程。59《电子技术应用》2019年第45卷第9期