基于TMS320C6678的SRIO接口设计

ａ叶强２０１７＃－ｇ　３０卷第５期　Ｅｌｅｃｔｒｏｎｉｃ　Ｓｃｉ．＆Ｔｅｃｈ．／Ｍａｙ．１５．２０１７　ｎｔ，子・电路　ｄｏｉ：１０．１６１８０／ｊ．ｃｎｋｉ．ｉｓｓｎｌ００７—７８２０．２０１７．０５．０３０　基于ＴＭＳ３２０Ｃ６６７８的￥ＲＩＯ接口设计　－－７丹丹　，王晓东　（１．中国电子科技集团公司第２７研究所测控雷达部，河南郑州４５００４７；　２．中国人民解放军防空兵学院导弹系，河南郑州４５００５２）　摘要针对如何在ＤＳＰ＋ＦＰＧＡ架构的信号处理平台实现片间大量数据实时、高速传输的问题，文中提出了基于　ＴＭＣ３２０Ｃ６６７８的ＳＲＩＯ（Ｓｅｒｉａｌ　Ｒａｐｉｄ　ｉｏ）接口设计。通过在ＤＳＰ上配置丰富的ＳＲＩＯ参数接口，在无需停止ＳＲＩＯ的情况　下，实现ＤＳＰ与ＦＰＧＡ间任意长度、大小的数据传输。通过实际工程验证，该设计有效实现了ＤＳＰ与ＦＰＧＡ片间大量数　据实时、高效、灵活的传输。　关键词　ＴＭＳ３２０Ｃ６６７８；ＳＲＩＯ；ＦＰＧＡ　中图分类号ＴＮ９１１　文献标识码Ａ　文章编号１００７—７８２０（２０１７）０５—１１０—０３　Ｄｅｓｉｇｎ　ｏｆ　ＳＲＩＯ　Ｉｎｔｅｒｆａｃｅ　Ｂａｓｅｄ　ｏｎ　ＴＭＣ３２０　Ｃ６６７８　ＤＩＡＯ　Ｄａｎｄａｎ　，ＷＡＮＧ　Ｘｉａｏｄｏｎｇ　（１．Ｄｅｐａｒｔｍｅｎｔ　ｏｆ　Ｍｅａｓｕｒｅｍｅｎｔ　ａｎｄ　Ｃｏｎｔｒｏｌ　Ｒａｄａｒ，２７ｔｈ　Ｒｅｓｅａｒｃｈ　Ｉｎｓｔｉｔｕｔｅ　ｏｆ　ＣＥＴＣ，Ｚｈｅｎｇｚｈｏｕ　４５００４７，Ｃｈｉｎａ；　２．Ｄｅｐａｒｔｍｅｎｔ　ｏｆ　Ｍｉｓｓｉｌｅ，Ａｉｒ　Ｄｅｆｅｎｓｅ　Ｆｏｒｃｅｓ　Ｃｏｌｌｅｇｅ　ｏｆ　Ｃｈｉｎａ　ＰＬＡ，Ｚｈｅｎｇｚｈｏｕ　４５００５２，Ｃｈｉｎａ）　Ａｂｓｔｒａｃｔ　Ａｎ　ＳＲＩＯ　ｉｎｔｅｒｆａｃｅ　ｄｅｓｉｇｎ　ｂａｓｅｄ　ｏｎ　ｔｈｅ　ＴＭＣ３２０Ｃ６６７８　ｉｓ　ｐｒｏｐｏｓｅｄ　ｆｏｒ　ｒｅａｌ—ｔｉｍｅ　ｈｉｇｈ　ｓｐｅｅｄ　ｔｒａｎｓ－　ｍｉｓｓｉｏｎ　ｏｆ　ｌａｒｇｅ　ｎｕｍｂｅｒ　ｏｆ　ｄａｔａ　ｂｅｔｗｅｅｎ　ｃｈｉｐｓ．Ｔｈｅ　ｄｅｓｉｇｎ　ｏｆ　ｄａｔａ　ｔｒａｎｓｍｉｓｓｉｏｎ　ｗｉｔｈ　ａｒｂｉｔｒａｒｙ　ｌｅｎｇｔｈ　ｉｓ　ｉｍｐｌｅｍｅｎｔｅｄ　ｂｙ　ｃｏｎｆｉｇｕｒｉｎｇ　ｒｉｃｈ　ｉｎｔｅｒｆａｃｅｓ　ｏｎ　ＤＳＰ　ｗｉｔｈｏｕｔ　ｓｔｏｐｐｉｎｇ　ｒｕｎｎｉｎｇ　ＳＲＩＯ．Ｐｒａｃｔｉｃａｌ　ｅｎｇｉｎｅｅｒｉｎｇ　ｖｅｒｉｉｅｓ　ｔｈａｔ　ｒｅａｆｌ—ｔｉｍｅ，　ｅｆｉｃｉｅｎｔ，ａｎｄ　ｆｆｌｅｘｉｂｌｅ　ｔｒａｎｓｍｉｓｓｉｏｎ　ｉｓ　ｉｍｐｌｅｍｅｎｔｅｄ　ｂｅｔｗｅｅｎ　ｔｈｅ　ＤＳＰ　ａｎｄ　ＦＰＧＡ．　Ｋｅｙｗｏｒｄｓ　ＴＭ￥３２０Ｃ６６７８；ＳＲＩＯ：ＦＰＧＡ　如何在目前通用的ＤＳＰ＋ＦＰＧＡ架构的信号处理　平台上，实现板间及芯片间海量数据的实时性高速传　１　ＳＲｌＯ　输，成为目前研究方向。　ＴＭＳ３２０Ｃ６６７８是ＴＩ公司推出的一款单片多核芯　片，在具有高速运算能力的同时集成了多种对外数据　交换接口，其中高速串行接口ＳＲＩＯ（Ｓｅｒｉａｌ　Ｒａｐｉｄ　Ｉ／Ｏ）　传输速率可达３．１２５　ＧＨｚ，远高于普通数据总线的传　输速度，如果采用ＳＲＩＯ作为ＤＳＰ与ＦＰＧＡ之间的数　据传输接口可大幅提高两者之间的数据吞吐量，提高　设备的运算效率和实时性，一定程度上满足ＤＳＰ与　ＦＰＧＡ间的海量数据实时传输需求。本文基于某　ＤＳＰ＋ＦＰＧＡ雷达信号处理平台，研究了ＤＳＰ与ＦＰＧＡ　间的ＳＲＩＯ通信设计　Ｉ４　Ｊ，实现了大量数据实时、高效、　灵活地传输，并成功应用于某型研制雷达项目中。　Ｒａｐｉｄ　Ｉ／０协议采取物理层、传输层和逻辑层３　层分级的体系结构　Ｊ。逻辑层位于３层协议的最高　层，定义了所有协议和包格式，其主要功能是对协议　进行处理以及将事务进行匹配；传输层协议定义了　包交换的路由及其寻址机制；物理层描述了设备之　间的物理接口协议，例如包缓冲机制、队列管理、链　路错误检测及错误管理等。　…　＼、ｆ　…Ｌ　｛　一、、　］／／　—］　传轴屉规　、１　馘　黼　一／　绚一　…　广　．］　８／１６ｂｉｔ　　ｌ　Ｉ　ｌ　圈　　１Ｉ　ｌ　Ｉ　　ｌ｛ｌ冈　　Ｉ　图１　ＲａｐｉｄＩＯ规范层次结构　收稿日期：２０１６一ｏ６—１３　作者简介：刁丹丹（１９８４一），女，硕士，工程师。研究方向：雷达　ＳＲＩＯ是Ｓｅｒｉａ１　Ｒａｐｉｄ　Ｉ／０的缩写，是在Ｒａｐｉｄ　Ｉ／　信号处理及数据处理。　１１０—————————ＷＷＷ．Ｏ物理层采用串行结构。ＳＲＩＯ是基于请求和响应　ｄｉａｎｚｉ￣ｅｊｉ．ｕｒｇ　刁丹丹，等：基于ＴＭＳ３２０Ｃ６６７８的ＳＲＩＯ接口设计　电子・电路　事务进行数据交换的，同时也是基于包交换的传输　模式。　一ＳＲＩＯ数据事务的处理，同时，ＤＳＰ提供了８组（ＬＳＵ０—　７）寄存器用于配置ＳＲＩＯ数据的发送和接收。每组　次完整的数据传输过程首先由发起器件（Ｉｎｔｉａ—　ＬＳＵｘ寄存器由７个３２　ｂｉｔ寄存器组成，通过配置这７　个寄存器，Ｃ６６７８可以设定发送的目的地址、源地址以　ｔｏｒ）产生一个请求事务，然后将事务发送至目标器件　（Ｔａｒｇｅｔ），最后目标器件产生一个响应事务并回传给　发起器件，从而完成一个完整的传输过程，其流程如图　２所示。　及发起器件ＩＤ和目标器件ＩＤ等。寄存器０—５包含　用户配置的信息，即控制信息，寄存器６包含一些状态　信息，反映了ＬＳＵ寄存器的工作状态，ＬＳＵ寄存器的　说明如图４所示。　唧　■口ｌ棚　由　●６Ｂ　ｔｇａ￣ｌ　唧．　嚆ｎ　姗　｝札　２　Ｄ　崩☆孵　哪．　，　＂　Ｌ５ｌ忡　３１＂１６　ｌＭ２　Ｉ　￡　９ｅ口ｓ　．１１－１６　Ｉ　ｌ啪　Ｉ１１－１８　ｌ　　‰Ｉｌ　ＩｌＨ　Ｈ　Ｉ１９ｏ．　Ｉｉｍ＿ｃｔ￣ｔｔ，　Ｈ　Ｉ¨　ｌ１　『ｏ　ｈ呻ｌ　№　Ｉ　螂　Ｊ　ｌ　晰Ｌ呐　Ｉ・　ｃ　　Ｉｌ５ｌ忡　”ｌⅪ　ｊ　∞　ＪＭ　Ｉ咖　，ｌｍ　Ｉ　ｌ∞　ｊ　・　ｔＯ　ｌ　６　Ｉ姗　ｌ￥－２　　ｌｌ｝ｏ　】ｕＤ　Ｉｌ　Ｉ　ｌ　ＩＭ　图４　Ｒａｐｉｄ　ＩＯ　ＬＳＵ寄存器配置说明　图２　ＳＲＩＯ传输流程　Ｃ６６７８同时还提供了ＭＡＵ（Ｍｅｍｏｕ　Ａｃｃｅｓｓ　Ｕｎｉｔ）　包（Ｐａｃｋｅｔ）是ＳＲＩＯ的基本通信单元，协议中定义　了两种类型的包，分别是数据包和控制符号。数据包　格式分别由代表３层协议规范结构的多个字段构成，　控制单元，在Ｄｉｒｅｃｔ　Ｉ／Ｏ模式下ＳＲＩＯ的传输中主要用　于识别相应的ｄｅｖｉｃｅ　ＩＤ，只有ＩＤ配对成功，数据才可　所有包均以物理层字段开始，紧接着是传输层和逻辑　层。其中包括了３层协议中的所有头部信息、有效数　据以及ＣＲＣ校验位等，一般包头的长度可以是十几到　二十几Ｂｙｔｅ。每包的负载数据长度不超过２５６　Ｂｙｔｅ　。以按照要求传递到指定地址。　ＳＲＩＯ传输模式的多样性在数据传输灵活性设计　中也起到关键作用。Ｃ６６７８集成的标准１Ｘ／４Ｘ　Ｒａｐ—　ｉｄ　Ｉ／Ｏ接口，最多可支持４个端口，１６根差分线同时　工作。根据设计需要通过ＰＬＭ　Ｐｏｒｔ（ｎ）Ｐａｔｈ　Ｃｏｎｔｒｏｌ　Ｒｅｇｉｓｔｅｒ（ＰＬＭ—ＳＰ（ｎ）一ＰＡＴＨ—ＣＴＬ）配置成相应的　图３显示了典型的请求和响应包格式。　图耪　■　口　模式。　对图４中的寄存器０—５进行配置，配置后的值　自动加入到包中，实现ＳＲＩＯ对数据包的读写操作和　：！：ｌ！　：！竺Ｉ兰：　竺：竺兰竺！！竺ｌ竺　＝＝　竺：竺　竺豳　４　￥　３￡４８．融　Ｂ。２胁　＆　ｊ６　门铃操作。首先ＳＲＩＯ进行初始化，包括使能端口，　响应　隧　璧耋碧鏖藿塑鲤篷塑墼ｌｌ＿　竺＿＿＿＿＿＿＿●：：　＝　：：　匝巫三丑　三　谰图３　ＳＲＩＯ数据包字段组成　　配置端口工作模式，配置和使能ＰＬＬ模块、配置和使　能ＬＳＵ控制单元和ＭＡＵ控制单元、传输通道参数　（包括：设备ＩＤ、数据包长度（１ｅｎｇｔｈ）、大小（ｓｉｚｅ）及　传输速率）、配置和使能中断。查询链路是否连接成　功，若未连接成功，则重新初始化ＳＲＩＯ端口，直至链　路连接成功，成功连接后，则可进行读操作和门铃　操作。　２　Ｃ６６７８端的ＳＲＩＯ设计　Ｃ６６７８的ＳＲＩＯ操作支持多种模式，包括Ｄｉｒｅｃｔ　Ｌ／　Ｏ、Ｍｅｓｓａｇｅ、Ｍａｉｎｔｅｎａｎｃｅ和Ｄｏｏｒｂｅｌｌ　，在本文的设计　中采用Ｄｉｒｅｃｔ　Ｉ／Ｏ和Ｄｏｏｒｂｅｌｌ两种模式。在Ｄｉｒｅｃｔ　Ｉ／０　通过写操作ＦＰＧＡ一次向ＤＳＰ的共享存储区内　写人长度为２×ｌｅｎｇｔｈ个包，每个数据包发送完成　后，ＦＰＧＡ同时会向ＤＳＰ发送一个Ｄｏｏｒｂｅｌｌ包，ＤＳＰ　模式下，Ｃ６６７８作为发起器件将发起器件ＩＤ、目标器件　ＩＤ、发送的目的地址和源地址等信息插入数据包的头　文件中，目标器件解析包头得到的相应地址空间，通过　ＤＭＡ将数据写入相应的地址空间。Ｄｏｏｒｂｅｌｌ模式主要　触发ＤＯＯＥＢＥＬＬ［０］一ＩＣＳＲ中的第１位产生一个中　断请求。当ＦＰＧＡ写完ｌｅｎｇｔｈ个包时，ＤＳＰ根据　ｄｏｏｒｂｅｌｌ　ｉｎｆｏ计数，通过读操作开始读取数据，同时，　ＳＲＩＯ继续写下一个ｌｅｎｇｔｈ的数据，如此便配置成乒　乓机制，保证ＤＳＰ在处理数据时ＳＲＩＯ仍可继续工　１１１　用于传输完成后的通知以及传输的同步。　Ｃ６６７８提供了８组ＬＳＵ（Ｌｏａｄ／Ｓｔｏｒｅ　Ｕｎｉｔ）用于　ＷＷＷ．ｄｉｄ＿ｎｚｉｋｅｊｉ．０ｒｇ——　电子・电路　刁丹丹，等：基于ＴＭＳ３２０Ｃ６６７８的ＳＲＩＯ接口设计　作，传输数据和处理数据的最大效率。同时，ＤＳＰ　每次会在第ｌｅｎｇｔｈ—１个包时对数据参数进行修　改，ＦＰＧＡ则在第ｌｅｎｇｔｈ个包根据参数修改下次发　送的数据长度和大小并执行，实现ＤＳＰ与ＦＰＧＡ问　海量数据灵活传输。　３　ＦＰＡＧ端的ＳＲ１０设计　ＲａｐｉｄＩＯ的三层协议通过Ｘｉｌｉｎｘ公司提供的Ｒａ—　ｐｉｄＩＯ　ＩＰ核来实现，ＲａｐｉｄＩＯ　ＩＰ核为用户生成了ＳＲＩＯ　的时钟管理、复位控制以及封装好的逻辑层用户接口，　用户只需根据设计要求选择适合的接口类型。基于　ＩＰ核设计的用户接口逻辑的主要功能是将ＦＰＧＡ内部　数据流按照ＳＲＩＯ　ＩＰ核的接口时序要求形成发送数　据，并通过两级写ＦＩＦＯ组成数据包　ｊ。　图６　ＣＣＳ观测读取的数据　ｆ　　ｌＬ上‘　『－　＿ｌ　＿　’＇　ＦＰＧＡ通过ＳＲＩＯ传输数据时，首先使能链路初始　化信号，将ＦＩＦＯ阻塞信号拉低，在ＳＲＩＯ的ｉｒｅｑ接口　时序ｓｒｉｏ—ｉｒｅｑ中的数据有效标志位ｔｘＩｎｉＤｖ和数据长　度有效信号ｔｘＬｅｎＥｎ使能后，用户接口ｕｓｅｒ—ｉｎｔｅｒｆａｃｅ　开始缓存待发送数据。同时，ＩＰ核接口在等待ｉｒｅｑ—　ｔｖａｌｉｄ信号的使能后，开始发送ＩＰ核接口数据。　５　结束语　本文设计的基于ＴＭＳ３２０Ｃ６６７８的ＳＲＩＯ接口设　计，高效实现了ＤＳＰ与ＦＰＧＡ间实时大数据传输；配置　了丰富的参数接口，可依据设计需要，在不停止ＳＲＩＯ　４测试结果　基于某雷达信号处理平台，Ｃ６６７８配置ＳＲＩＯ端　口工作模式为１×４ｘ，单个数据包大小为６４×４００　ｂｉｔ，　一接口的情况下，在任意时刻配置传输数据的长度及大　小，大幅提高了基于ＤＳＰ＋ＦＰＧＡ架构的雷达信息处理　平台数据传输的灵活性，简单易操作。该设计成功应　用于某雷达项目，获得了用户的认可。　参考文献　［１］李国平．基于多核ＤＳＰ的雷达信号处理板研制［Ｄ］．南　京：南京航空航天大学。２０１２．　次发送数据为２０个数据包。通过Ｃｈｉｐｓｃｏｐｅ工具观　测到ＳＲ１０传输状态如图５所示。　［２］俞健，周维超，刘坤．ＤＳＰ与ＦＰＧＡ的ＳＲＩＯ互连设计　［Ｊ］．光电技术应用，２０１２，３３（６）：９０２—９０５．　［３］　姜宏旭，刘亭杉，李辉勇，等．ＦＰＧＡ＋ＤＳＰ异构视频处理　系统中基于ＳＲＩＯ的数据高效传输方法［Ｊ］．计算机学报，　２０１５，３８（６）：１１１９—１１３０．　［４］　李波．ＴＭＳ３２０Ｃ６４５５高速串行接口ＳＲＩＯ的设计与实现　［Ｄ］．成都：电子科技大学，２０１４．　图５　Ｃｈｉｐｓｃｏｐｅ观测ＳＲＩＯ传榆状态　［５］　ＳＰＲＵＧＷ．ＫｅｙＳｔｏｎｅ　ａｒｃｈｉｔｅｃｔｕｒｅ　ｓｅｒｉａｌ　ｒａｐｉｄ　ＩＯ　ｕｓｅｒ　ｇｕｉｄｅ　［Ｍ］．ＵＳＡ：Ｔｅｘａｓ　Ｉｎｓｔｒｕｍｅｎｔｓ，２０１１．　［６］　张强．串行ＲａｐｉｄＩＯ互连系统的设计与实现［Ｄ］．南京：南　京理工大学，２０１３．　在ＣＣＳ５．２　Ｍｅｍｏｒｙ　Ｒｅｎｄｅｒｉｎｇ　Ｂｒｏｗｅｒ观测Ｃ６６７８　通过ＳＲＩＯ读取的数据，用Ｇｒａｐｈ绘制成图，如图６　所示。　ＷＷＷ．Ｏｉ３，ｎｚｔｋ巳＿ｉｌ．ｏｒｉｊ