单片机生产实习报告范文

　　这次实习我们使用控制电路的单片机是at89s51型号的。通过它实现对八盏双色灯发光二极管的控制p0和p2口控制四盏灯。在at89s51的9引脚接复位电路，对电路实现复位控制。在电路中接入74s164译码器和共阴极数码管，通过at89s51的p3口数据的输入对共阴极数码管的控制。同时也可实现双色发光的二极管与共阴极数码管的共同作用。在at89s51的p3。2口接上中断控制电路，p3。5口接入蜂鸣器，使电路实现中断作用，也使电路便于检测。尽量朝“单片”方向设计硬件系统。系统器件越多，器件之间相互干扰也越强，功耗也增大，也不可避免地降低了系统的稳定性。系统中的相关器件要尽可能做到性能匹配。如选用cmos芯片单片机构成低功耗系统时，系统中所有芯片都应尽可能选择低功耗产品。

　　硬件电路设计：

　　1）确保硬件结构和应用软件方案相结合。硬件结构与软件方案会相互影响，软件能实现的功能尽可能由软件实现，以简化硬件结构。必须注意，由软件实现的硬件功能，一般响应时间比硬件实现长，且占用cpu时间;

　　2）可靠性及抗干扰设计是硬件设计必不可少的一部分，它包括芯片、器件选择、去耦滤波、印刷电路板的合理布线、各元器相互隔离等;

　　3）尽量朝“mcs—51单片”方向设计硬件系统。系统器件越多，器件之间相互干扰也越强，所消耗功耗也增大，也不可避免地降低了系统的稳定性;

　　4）系统中的相关器件要尽可能做到性能匹配。如选用cmos芯片单片机构成低功耗系统时，系统中所有芯片都应尽可能选择低功耗产品。

　　1。1 单片机型号及特性

　　单片机型号是 at89s51。特性是：⑴8031 cpu与mcs—51⑵兼容 4k字节可编程flash存储器（寿命：1000写/擦循环） ⑶全静态工作：0hz—24khz ⑷三级程序存储器保密锁定 ⑸128*8位内部ram ⑹32条可编程i/o线⑺两个16位定时器/计数器 ⑻6个中断源⑼可编程串行通道⑽低功耗的闲置和掉电模式⑾片内振荡器和时钟电路。

　　1。2 晶振电路

　　单片机晶振的两个电容的作用 这两个电容叫晶振的负载电容，分别接在晶振的两个脚上和对地的电容，一般在几十皮发。它会影响到晶振的谐振频率和输出幅度，晶振的负载电容=[（cd*cg）/（cd+cg）]+cic+△c式中cd，cg为分别接在晶振的两个脚上和对地的电容，cic（集成电路内部电容）+△c（pcb上电容）经验值为3至5pf。 各种逻辑芯片的晶振引脚可以等效为电容三点式振荡器。晶振引脚的内部通常是一个反相器， 或者是奇数个反相器串联。在晶振输出引脚 xo 和晶振输入引脚 xi 之间用一个电阻连接， 对于 cmos 芯片通常是数 m 到数十m 欧之间。 很多芯片的引脚内部已经包含了这个电阻， 引脚外部就不用接了。

　　这个电阻是为了使反相器在振荡初始时处与线性状态， 反相器就如同一个有很大增益的放大器， 以便于起振。 石英晶体也连接在晶振引脚的输入和输出之间， 等效为一个并联谐振回路， 振荡频率应该是石英晶体的并联谐振频率。 晶体旁边的两个电容接地， 实际上就是电容三点式电路的分压电容， 接地点就是分压点。 以接地点即分压点为参考点， 振荡引脚的输入和输出是反相的， 但从并联谐振回路即石英晶体两端来看， 形成一个正反馈以保证电路持续振荡。 在芯片设计时， 这两个电容就已经形成了， 一般是两个的容量相等， 容量大小依工艺和版图而不同， 但终归是比较小， 不一定适合很宽的频率范围。 外接时大约是数 pf 到数十 pf， 依频率和石英晶体的特性而定。 需要注意的是： 这两个电容串联的值是并联在谐振回路上的， 会影响振荡频率。 当两个电容量相等时， 反馈系数是 0。5， 一般是可以满足振荡条件的， 但如果不易起振或振荡不稳定可以减小输入端对地电容量， 而增加输出端的值以提高反馈量。