《RF Microelectronics》学习笔记:第9章 PHASE-LOCKED LOOPS 锁相...

发布网友 发布时间：1天前

我来回答

共1个回答

热心网友 时间：9分钟前

《RF Microelectronics》学习笔记系列：

《RF Microelectronics》学习笔记：第9章

本章主要探讨了锁相环（Phase-Locked Loops, PLL）的关键概念与设计原理。

PLL 是由电压控制振荡器（VCO）和鉴相器（phase detector, PD）组成的负反馈闭环系统。

鉴相器用于比较两个周期性输入信号，输出信号的平均值与输入信号的相位差成正比。其输入输出曲线的斜率称为相位检测系数。鉴相器可以通过异或门实现。

考虑一个VCO，其输出频率与参考源频率相同，但存在相位差。为了消除相位差，采用鉴相器对比VCO相位和参考相位，形成负反馈环路。环路增益足够大时，可以将相位差降至最低。然而，图9.7(a)存在严重问题，需要引入低通滤波器（如图9.7(b)）以避免大的边带问题。

简单PLL确保输出相位跟随输入相位，当输出相位与输入相位的差值恒定时，环路锁定。若输入和输出频率一致，则 PLL 的输入和输出电压具有相同的频率但存在一个相位差。PD产生脉冲，低通滤波器将平均电平输入到VCO，使其工作在指定频率。

考虑图9.10所示的PLL，PD由异或门构成，低通滤波器由电阻R和电容C构成。当环路锁定时，输入和输出频率相等。假设环路锁定，输入和输出电压具有相同的频率但存在相位差，PD产生脉冲宽度等于相位差的脉冲。脉冲信号通过低通滤波后变为直流电压驱动VCO工作在输入频率。静态相位误差存在，称为“静态相位误差”。在输入频率变化时，PLL的瞬态响应分析显示，输入频率的差异导致相位误差增加，PD输出脉冲宽度扩大，最终稳定在与相位差等值的直流电平。

本节推导了PLL的传递函数，并预测了其时域行为。PLL的传递函数描述了缓慢或快速输入相位变化如何传递到输出。PLL的低通滤波器过滤掉过快的输入相位变化，使得输出相位仅在输入相位缓慢变化时跟随输入相位。

II类PLL通过引入鉴频鉴相器（phase/frequency detector, PFD）克服了I类PLL捕获范围低的问题。PFD不仅作为鉴相器锁定环路的相位，还能作为鉴频器，通过调节VCO频率使输入和输出频率相等。

电荷泵通过在特定时间周期内获取或泄放电流，克服了简单PLL的缺点。Up脉冲向电容充电，Down脉冲则放电，使得控制电压信号能更平滑地调节VCO频率。

电荷泵PLL设计中，考虑了传递函数、瞬态响应、连续时间近似的局限性，以及倍频电荷泵PLL的传递函数。高阶环路设计也提出了优化方法，包括使用并联电容、传输门等技术来改善电路性能。

讨论了VCO相位噪声对锁相环输出的影响以及参考相位噪声的削减。通过传递函数，VCO相位噪声被在一定范围内，同时考虑了环路带宽与参考相位噪声之间的权衡。

解释了PLL设计中环路带宽的重要性，计算了3 dB带宽，并讨论了环路带宽与输入周期、频率的约束条件。

总结了实现良好性能的PLL设计步骤，包括电荷泵电路和滤波器的选择，以及确定关键参数（如VCO频率、电荷泵电流和电容值）的过程。