求助verilog的模乘程序的问题

发布网友 发布时间:2024-10-24 09:44

我来回答

1个回答

热心网友 时间:3分钟前

done信号拉高当然出现在结果之后,要同步出现的话需要这样;
S3:begin
C <= C << 1;
buff_B <= buff_B << 1;
if(i==1)
begin
done <= 1;
state <= IDLE;
end
else begin
i <= i-1;
k <= 1;
state <= S2;
end
end
在always块中还是采用"<="赋值比较好。

声明声明:本网页内容为用户发布,旨在传播知识,不代表本网认同其观点,若有侵权等问题请及时与本网联系,我们将在第一时间删除处理。E-MAIL:11247931@qq.com